ترانزیستور FET چیست

مقدمه

همانطوریکه در مطلب قبلی گفته شد، ترانزیستورها به دو دسته BJT) Bipolar Junction Transistor) (ترانزیستور دو قطبی پیوندی) و FET) Field Effect Transistor) (ترانزیستور اثر میدانی) تقسیم بندی می شوند که ترانزیستورهای FET نیز خود به دو دسته JFET) Junction Field Effect Transistor) (ترانزیستور اثر میدانی پیوندی) و MOSFET) Metal Oxide Semiconductor Field Effect Transistor) (ترانزیستور اثر میدانی فلز-اکسید-نیمه هادی) تقسیم می‌شوند. از طرفی ترانزیستورهای BJT دارای دو نوع npn و pnp می باشند و ترانزیستورهای JFET و MOSFET نیز هر کدام دارای دو نوع N و P می باشند.  در این مطلب ترانزیستور FET (نخست ترانزیستور MOSFET و سپس ترانزیستورJFET ) را بطور کامل مورد بررسی قرار می دهیم، برای آشنایی مقدماتی با ترانزیستور، همچنین شناخت کامل ترانزیستور BJT ارجاع

ترانزیستور NMOSFET و ترانزیستور PMOSFET

ترانزیستور MOS از سه لایه نیمه هادی نوع n و p تشکیل شده است بگونه ای که یک نیمه هادی بعنوان پایه (بدنه) می باشد و دو لایه از نیمه هادی دیگر که دارای ناخالصی بالایی می باشتد، به آن نفوذ داده می شوند. نیمه هادیها معمولا از جنس سیلیسیم هستند. این ترانزیستورها سه پایه به نامهای گیت (Gate)، درین (Drain) و سورس (Source) و بدنه (BulK) دارند که در برخی از طراحیها پایه بدنه را به سورس وصل می کنند که در چنین حالتی ترانزیستور از نظر ظاهری دارای سه پایه می باشد. از آنجاییکه ترانزیستورهای MOS، دارای مقاومت ورودی بالا و ابعاد کوچکی هستند لذا نسبت به JFETها کاربرد بیشتری دارند. ترانزیستورهای MOS نیز خود دارای دو نوع تهی (Depletion type) و افزایشی (Enhancement type) می باشند.

در ترانزیستورهای FET فقط حامل های اکثریت (الکترون ها در نیمه هادی نوع n و حفره ها (منظور از حفره، جای خالی الکترون است) در نیمه هادی نوع p) در ایجاد جریان دخالت دارند به همین دلیل است که به ترانزیستورهای تک قطبی معروفند. با اعمال ولتاژ به پایه گیت، یک میدان الکتریکی بوجود می آید و باعث ایجاد جریان در کانال (این کانال برای NMOS از نیمه هادی نوع N و برای PMOS از نیمه هادی نوع P تشکیل شده است) می گردد بنابراین جریان کانال توسط میدان الکتریکی قابل کنترل است. از آنجایی که الکترون ها بصورت ذاتی تحرک بیشتری نسبت به حفره ها دارند لذا NMOS هدایت بهتری نسبت به PMOS دارد به عبارتی کانال NMOS مقاومت کمتری نسبت به کانال PMOS دارد. شکل 2 قسمت (الف) و  قسمت (ب) بترتیب علامت مداری ترانزیستورهای NMOS نوع تهی و PMOS نوع تهی را نشان می دهند.

در بازار ترانزیستور NMOS به ترانزیستور مثبت معروف است زیرا برای فعال شدن، به منبع تحریک مثبت و منبع ورودی منفی نیاز دارد، و ترانزیستور PMOS به ترانزیستور منفی معروف است زیرا برای فعال شدن، به منبع تحریک منفی و منبع ورودی مثبت نیاز دارد.

شناخت انواع ترانزیستور FET

 

ترانزیستور قابلمه ای

 

 

ساختمان ترانزیستور ماسفت نوع تهی

ترانزیستور NMOS شامل یک نیمه هادی نوع p است ( این نیمه هادی، بدنه را تشکیل می دهد) که دو نیمه هادی از نوع n با ناخالصی زیاد (⁺N) به دو طرف آن (بصورت مجزا) نفوذ داده شده است. این دو نیمه هادی نوع ⁺N، پایه های درین و سورس را تشکیل می دهند. روی بدنه و در قسمت بین دو ناحیه سورس و درین یک لایه نیمه هادی نوع N قرار می دهند که کانال را تشکیل می دهد. شکل 1 ساختمان ترانزیستور NMOS نوع تهی را نشان می دهد.

ترانزیستور PMOS نیز شامل یک نیمه هادی نوع N است (پایه را تشکیل می دهد) که دو نیمه هادی نوع P به آن نفوذ داده شده است، که نیمه هادیهای نفوذ داده شده، پایه های درین و سورس را تشکیل می دهند. برای ایجاد کانال در ناحیه بین سورس و درین، یک لایه نیمه هادی نوع P قرار می دهند.ساختمان ترانزیستور PMOS نوع تهی را نشان می دهند.

همانطوریکه از شکلها پیداست پایه های درین، سورس و گیت هر کدام به یک صفحه فلزی بصورت جداگانه متصل می باشند از طرفی پایه های درین و سورس با استفاده از یک رابط از جنس آلومینیوم به قطعه ناخالصی زیرین خود نیز متصلند. با اعمال V_DS جریانی از حرکت الکترونها بین سورس و سمت درین برقرار می شوند لذا برای اینکه بین پایه گیت و کانال، اتصال الکتریکی ایجاد نشود یک لایه نازک عایق Sio₂ (دی اکسید سیلیسیم) مابین آنها قرار داده می شود. نکته قابل توجه اینکه در ترانزیستور ماسفت نوع تهی، کانال بصورت یک لایه نیمه هادی، از قبل ایجاد می شود که در ادامه به شرح آن می پردازیم.

ساختمان ترانزیستور ماسفت نوع افزایشی

همانطوریکه گفته شد ترانزیستور NMOS شامل یک نیمه هادی نوع p است که دو نیمه هادی نوع n با ناخالصی زیاد (⁺N) به آن نفوذ داده شده است. ترانزیستور PMOS نیز شامل یک نیمه هادی نوع N است که دو نیمه هادی نوع P به آن نفوذ داده شده است. شکل1 و شکل2 بترتیب ساختمان ترانزیستورهای NMOS نوع افزایشی و PMOS نوع افزایشی را نشان می دهند.

همانطوریکه مشخص است پایه های درین، سورس و گیت هر کدام به یک صفحه فلزی بصورت جداگانه متصل می باشند. با اعمال V_DS جریانی از حرکت الکترونها بین سورس و سمت درین برقرار می شوند لذا برای جلوگیری از اتصال الکتریکی بین پایه گیت و کانال، یک لایه نازک عایق Sio₂ (دی اکسید سیلیسیم) مابین آنها قرار داده می شود. نکته قابل توجه اینکه بر خلاف ترانزیستور ماسفت تهی، در ماسفت نوع افزایشی هیچ کانالی از قبل ایجاد نمی شود یعنی در ابتدا کانالی وجود ندارد بلکه در حین کار بوجود می آید که در ادامه به شرح آن می پردازیم.

طرز کار ترانزیستور NMOS نوع تهی

اگر پایه های گیت و سورس را به زمین متصل کنیم و ولتاژ مثبتی را به پایه درین اعمال کنیم، جریانی از الکترونها بوسیله کانال از سورس به سمت درین حرکت می کنند. اگر ولتاژ منفی به گیت_سورس (V_GS˂0) اعمال کنیم، در بالای ناحیه اکسید بارهای مثبت و در پایین آن بارهای منفی تجمع می کنند که این عمل به دلیل ایجاد خاصیت خازنی بین صفحه فلزی، لایه اکسید و کانال N می باشد و اصطلاحا گویند لایه اکسید، قطبی شده است بنابراین بارهای منفی که در پایین لایه اکسید تجمع می کنند، باعث دور کردن الکترونهای موجود در بالای کانال و نهایتا ایجاد یک ناحیه تهی (ناحیه تخلیه) در این قسمت می گردند که در شکل نشان داده شده است. با منفی تر کردن ولتاژ گیت خواهیم دید که عرض کانال کاهش می یابد این کاهش در سمت درین آنقدر زیاد است که کانال تا مرز بسته شدن پیش می رود و دلیل آن هم اینست که ولتاژ گیت کانال در سمت درین منفی تر بوده و باعث راندن الکترون بیشتر از کانال می گردد.

چنانچه ولتاژ منفی که به گیت_سورس اعمال کنیم به اندازه کافی بزرگ باشد کانال به وضعیت قطع می رود.

اگر ولتاژ مثبتی به گیت_سورس اعمال کنیم کانال بین پایه های درین و سورس گسترش یافته لذا جریان بیشتری از کانال عبور می کند.

طرز کار ترانزیستور NMOS نوع افزیشی

اگر پایه های گیت و سورس را به زمین متصل کنیم و ولتاژ مثبتی را به پایه درین اعمال کنیم، هیچ جریانی بین سورس و درین برقرار نمی شود زیرا در حقیقت دو پیوند PN دیودی داریم که بصورت پشت به پشت از ناحیه P بهم وصل شده اند لذا با توجه به نحوه قرار گرفتن دیودها، با اعمال ولتاژ به پایه های درین و سورس، به هیچ طریقی هر دو دیود همزمان در بایاس مستقیم قرار نمیگیرند که جریان درین برقرار گردد. اگر پایه های گیت و سورس را به زمین متصل کنیم و ولتاژ مثبتی را به پایه درین اعمال کنیم یک ناحیه تخلیه در اطراف نواحی درین و سورس بوجود می آید حال چنانچه به گیت ولتاژ مثبتی اعمال کنیم این ولتاژ باعث جذب الکترونهای بدنه (در اینجابدنه از جنس نیمه هادی نوع P است بنابراین الکترونها حاملهای اقلیت محسوب می شوند) بسمت گیت می شود، با افزایش بیشتر ولتاژ گیت، رفته رفته تجمع الکترونها در زیر پایه گیت افزایش یافته و زمانیکه ولتاژ گیت به مقدار V_T (ولتاژ آستانه (Threshold voltage) ) رسید یک کانال در این قسمت ایجاد می گردد که نهایتا منجر به برقراری جریان درین می شود حال هر چقدر ولتاژ گیت بیشتر شود جریان درین نیز افزایش می یابد.

 

مشخصه خروجی NMOS تهی

مشخصه خروجی یک ترانزیستور NMOS نوع تهی، دارای V_P=-5v در شکل1 نشان داده شده است. همانطوریکه می بینیم هر چقدر V_GS منفی تر باشد، فشردگی به ازای V_DS کمتری اتفاق می افتد.

ناحیه های کاری ترانزیستور NMOS نوع تهی در شکل1 نشان داده شده است که در ادامه به شرح کامل آنها می پردازیم. لازم بذکرست در صورتیکه V_GS از 0 ولت بیشتر شود، ترانزیستور از حالت تهی خارج می شود و به حالت افزایشی وارد می شود، عملا استفاده از MOS نوع تهی در حالت افزایشی توصیه نمی شود.

نواحی کاری ترانزیستور MOSFET نوع تهی

همانطوریکه در منحنی مشخصه خروجی یک ترانزیستور NMOS نوع تهی دیدیم، نواحی کاری یک ترانزیستور ماسفت شامل سه ناحیه اشباع (فعال یا خطی)، تریودی (اهمی) و قطع می باشند. در جدول1 ولتاژهای مختلف MOS را به ازای نواحی مختلف کاری ترانزیستور داریم.

فرمولهای ترانزیستور MOSFET نوع تهی

معادلات جریان I_D ترانزیستور NMOS نوع تهی

با توجه به منحنی مشخصه خروجی ترانزیستور JFET، در ناحیه اشباع، جریان I_DS به ازای مقادیر مختلف V_DS، تقریبا ثابت است بعبارتی I_DS به تغییرات V_DS وابسته نیست. اما جریان I_DS به ازای تغییرات V_GS، تغییر می کند. بعبارتی I_DS به تغییرات V_GS وابسته است که می توان آنرا با معادله  نشان داد. لازم به ذکرست که روابط جریانی که برای ترانزیستور NMOS نوع تهی داشتیم عینا برای ترانزیستور nJFET نیز برقرارست با این تفاوت که در ترانزیستور nJFET مقدار V_GS نمی تواند مثبت باشد.

معادلات جریان I_D ترانزیستور PMOS نوع تهی

معادلات جریان در ناحیه های کاری مختلف برای ترانزیستور NMOS عینا مانند ترانزیستور PMOS است با این تفاوت در معادلات مربوط به ترانزیستور NMOS بجای V_GS و V_DS می بایست به ترتیب V_SG و V_SD را جایگزین کرد تا معادلات مربوط به ترانزیستور PMOS حاصل گردد. ضمن اینکه باید به این نکته دقت کرد که برای ترانزیستور NMOS نوع تهی، V_P˂0 است ولی برای ترانزیستور PMOS نوع تهی، V_P˃0 است.

مشخصه خروجی NMOS افزایشی

مشخصه خروجی یک ترانزیستور NMOS نوع افزایشی، دارای V_P=6v در شکل1 نشان داده شده است. همانطوریکه می بینیم به ازای V_GD=6v فشردگی کانال اتفاق افتاده است لذا جریان درین تغییرات چشمگیری نخواهد داشت و مقداری ثابت خواهد بود.

مشخصه خروجی یک ترانزیستور NMOS نوع افزایشی

ناحیه های کاری ترانزیستور NMOS نوع تهی در شکل1 نشان داده شده است که در ادامه به شرح کامل آنها می پردازیم.

نواحی کاری ترانزیستور MOSFET نوع تافزایشی

فرمولهای ترانزیستور MOSFET نوع افزایشی

معادلات جریان I_D ترانزیستور NMOS نوع افزایشی

معادلات جریان I_D ترانزیستور PMOS نوع افزایشی

 

ترانزیستور nJFET و ترانزیستور pJFET

از کنار هم قرار گرفتن سه لایه نیمه هادی نوع n و p مانند شکل1 قسمت (الف) و شکل2 قسمت (الف) بترتیب ترانزیستورهای NMOSFET (کانال n) و PMOSFET (کانال p) بوجود می آیند. نیمه هادیها معمولا از جنس سیلیسیم یا ژرمانیوم هستند. این ترانزیستورها سه پایه به نامهای گیت (Gate)، درین (Drain) و سورس (Source) دارند. در شکل1 قسمت (ب) شماتیک مداری یک ترانزیستور NMOS و در شکل2 قسمت (ب) شماتیک مداری ترانزیستور PMOS نمایش داده شده است.

در ترانزیستور nJFET، لایه N کانالی برای عبور الکترونها از سورس بسمت درین می باشد. در ترانزیستور pJFET، لایه P کانالی برای عبور حفره ها از درین بسمت سورس می باشد.

در بازار ترانزیستور NJFET به ترانزیستور مثبت معروف است زیرا برای فعال شدن، به منبع تحریک مثبت و منبع ورودی منفی نیاز دارد، و ترانزیستور PJFET به ترانزیستور منفی معروف است زیرا برای فعال شدن، به منبع تحریک منفی و منبع ورودی مثبت نیاز دارد.

طرز کار ترانزیستور JFET

در ترانزیستور JFET اگر به پایه درین ولتاژ مثبت اعمال کنیم، جریانی از الکترونهای سورس بسمت درین حرکت می کنند اکنون در صورتیکه V_G و V_S برابر صفر باشند، دیودهای بین پایه گیت و درین در بایاس معکوس قرار گرفته و باعث بوجود آمدن یک لایه تهی در این ناحیه می گردند که در شکل1 نشان داده شده است. همانطوریکه می بینیم وقتی از درین دور می شویم چون اختلاف پتانسیل (درین نسبت به گیت) کاهش می یابد (بعبارتی میدان الکتریکی حاصل از V_DS ضعیف تر می شود) بنابراین اندکی عرض کانال افزایش (عرض ناحیه تهی کاهش ) می یابد. به ازای V_Dهای پایین، جریان I_DS بصورت خطی با افزایش جزئی V_D، تغییر می کند ولی لایه تهی تغییر نمی کند.

ایجاد ناحیه تهی بر اثر اعمال ولتاژ V_DS کوچک

با افزایش V_D، همانگونه که در شکل2 نشان داده شده است، لایه تهی از دو طرف گسترش یافته (چون مقاومت بایاس معکوس دیودها بیشتر می شود) و در نتیجه مسیر عبور جریان I_DS را باریک میکند (زیرا مقاومت کانال افزایش یافته است) تا جاییکه دو لایه تهی بهم می رسند یعنی کانال در حال بسته شدن می باشد به این حالت pinch off و به ولتاژ این ناحیه V_P گفته می شود (|V_D=|V_P). با افزایش بیشتر V_D، فقط  میدان الکتریکی در ناحیه تهی افزایش می یابد ولی جریان I_DS تقریبا ثابت می ماند که اصطلاحا گفته می شود جریان به حالت اشباع خود (I_DSS) رسیده، که در این حالت I_D=I_DSS است.

ایجاد فشردگی در کانال بر اثر افزایش ولتاژ V_DS

در همان ابتدای کار اگر بجای اینکه ولتاژ V_G را صفر انتخاب کنیم آنرا منفی در نظر می گرفتیم، اینکار باعث می شود براحتی دیودهای بین پایه گیت و درین در بایاس معکوس قرار گرفته، و لایه تهی افزایش یابد، در نتیجه به ازای ولتاژ V_D کمتری، جریان I_DS به حالت اشباع خود می رسد.

مشخصه خروجی JFET

مشخصه خروجی یک ترانزیستور nJFET، دارای V_P=-5v در شکل1 نشان داده شده است. همانطوریکه می بینیم هر چقدر V_GS منفی تر باشد، فشردگی به ازای V_DS کمتری اتفاق می افتد.

مشخصه خروجی یک ترانزیستور nJFET

ناحیه های کاری ترانزیستور JFET در شکل1 نشان داده شده است که در ادامه به شرح کامل آنها می پردازیم.

نواحی کاری ترانزیستور JFET

همانطوریکه در منحنی مشخصه خروجی یک ترانزیستور nJFET دیدیم، نواحی کاری یک ترانزیستور JFET شامل سه ناحیه اشباع (فعال یا خطی)، تریودی (اهمی) و قطع می باشند. در جدول1 ولتاژهای مختلف JFET را به ازای نواحی مختلف کاری ترانزیستور داریم.

نواحی کاری ترانزیستور JFET

فرمولهای ترانزیستور JFET

معادلات جریان I_D ترانزیستور nJFET

با توجه به منحنی مشخصه خروجی ترانزیستور JFET، در ناحیه اشباع، جریان I_DS به ازای مقادیر مختلف V_DS، تقریبا ثابت است بعبارتی I_DS به تغییرات V_DS وابسته نیست. اما جریان I_DS به ازای تغییرات V_GS، تغییر می کند. بعبارتی I_DS به تغییرات V_GS وابسته است که می توان آنرا با معادله شاکلی بصورت رابطه (1) نشان داد. لازم به ذکرست که روابط جریانی که برای ترانزیستور NMOS نوع تهی داشتیم عینا برای ترانزیستور nJFET نیز برقرارست با این تفاوت که در ترانزیستور nJFET مقدار V_GS نمی تواند مثبت باشد.

معادلات جریان I_D ترانزیستور pJFET

معادلات جریان در ناحیه های کاری مختلف برای ترانزیستور nJFET عینا مانند ترانزیستور pJFET است با این تفاوت بجای V_GS و V_DS در معادلات مربوط به ترانزیستور nJFET می بایست به ترتیب V_SG و V_SD را جایگزین کرد تا معادلات مربوط به ترانزیستور pJFET حاصل گردد. دقت به این نکته ضروریست که برای ترانزیستور nJFET، مقدار V_P˂0 است ولی برای ترانزیستور pJFET، مقدار V_P˃0 است.

ترکیبات ترانزیستور JFET

از آنجاییکه نحوه اتصال ورودی و خروجی به پایه های ترانزیستور می تواند به شکلهای مختلف باشد بنابراین سه نوع ترکیب برای ترانزیستور JFET وجود دارد که عبارتند از:

• ترکیب سورس مشترک (Common Source Mode)

در این ترکیب، ورودی تحریک به پایه گیت ترانزیستور و ورودی مدار (منبع V_CC) به پایه درین اعمال می شود. خروجی نیز از پایه درین گرفته می شود.

در ترانزیستور JFET نیز مانند BJT، سیگنالی که در ورودی تحریک داریم به هیچ وجه همان سیگنال در خروجی ظاهر نمی گردد بلکه این سیگنال توسط منبع ورودی (V_CC) و سایر المانهای موجود شبیه سازی می شود حال ضمن شبیه سازی، بسته به عملکرد مدار ممکن است عمل تقویت هم روی آن صورت گیرد و در خروجی ظاهر گردد.

ترکیب سورس مشترک در عمل، کاربرد بیشتری را نسبت به دو ترکیب دیگر دارد زیرا اگر بصورت تقویت کننده استفاده شود، بهره ولتاژ و بهره جریان خوبی را فراهم می کند از طرفی مقاومت ورودی و خروجی متوسطی دارد.

• ترکیب درین مشترک (Common Drain Mode)

در این ترکیب، ورودی تحریک به پایه گیت ترانزیستور و ورودی مدار (منبع V_CC) به پایه درین اعمال می شود. همچنین خروجی از پایه سورس گرفته می شود. اگر از ترکیب درین مشترک بصورت تقویت کننده استفاده شود، بهره جریان زیاد و بهره ولتاژ نزدیک به واحد را فراهم می کند ضمن اینکه مقاومت ورودی زیاد و مقاومت خروجی کمی دارد. لازم به ذکرست مقاومت ورودی ترکیب درین مشترک از دو ترکیب دیگر بیشتر است.

• ترکیب گیت مشترک (Common Gate Mode)

در این ترکیب، ورودی تحریک به پایه سورس ترانزیستور و ورودی مدار (منبع V_CC) به پایه درین اعمال می شود. همچنین خروجی نیز از پایه درین گرفته می شود. اگر از ترکیب گیت مشترک بصورت تقویت کننده استفاده شود، بهره ولتاژ زیاد و بهره جریان نزدیک به واحد را فراهم می کند از طرفی این ترکیب، مقاومت خروجی زیاد و مقاومت ورودی کمی دارد. ناگفته نماند مقاومت خروجی ترکیب گیت مشترک از دو ترکیب دیگر بیشتر است.

بایاس ترانزیستور JFET

مفهوم بایاس برای کلیه ترانزیستورها به یک معناست بنابراین همانطوریکه در مبحث مربوط به ترانزیستور BJT بیان کردیم، تغذيه کردن ولتاژ پايه هاي ترانزيستور برای عملکرد صحیح آن را باياس ترانزيستور مي گویند. بعبارتی می بایست ترانزیستورهای FET بطور صحیح بایاس شده باشند تا به درستی کار کنند.

افزایش دما در تغییر پارامترهای ترانزیستور JFET از جمله I_DSS و V_P می تواند تاثیر مستقیم داشته باشد و منجر به جابجایی نقطه کار ترانزیستور و نهایتا عدم عملکرد صحیح آن گردد لذا پایداری نقطه کار ترانزیستور از جمله مواردیست که در طراحیها باید بطور ویژه مورد توجه قرار گیرد. در شکل1 یک مدار پیشنهادی برای بایاس ترانزیستور JFET  ارایه شده است.

مدار بایاس ترانزیستور JFET با دو منبع ولتاژ DC

در مدار  بایاس ترانزیستور از طریق منبع ولتاژ V_GG صورت می گیرد. همانطوریکه می بینیم در طراحی این مدار از دو منبع تغذیه با مقادیر مختلف استفاده شده است، اما در عمل استفاده از دو منبع تغذیه DC خود عاملی برای ایجاد ناپایداریست از طرفی به دلایل فضای اشغالی زیاد، هزینه بالا و… طراح حتی المقدور سعی می کند برای بایاس ترانزیستور تنها از یک منبع تغذیه استفاده کند. با اعمال KVL در ورودی مدار شکل1 معادله خط بار را خواهیم داشت:

اکنون می خواهیم بررسی کنیم که چرا پایداری مدار شکل3 از مدارات شکلهای1 و 2 بهتر است؟ با فرض اینکه پارامتر V_P با تغییر دما، بین V_P1 تا V_P2 متغیر بوده و پارامتر I_DSS نیز بین I_DSS1 تا I_DSS2 تغییر کند لذا سه منحنی مشخصه انتقالی مطابق شکل4 خواهیم داشت. حال معادله های خط بار مربوط به مدارات شکل1 و 2 و 3 که بترتیب در روابط (1) و (2) و (3) موجودند، را ترسیم می کنیم.

منحنی مشخصه های انتقالی و خط بارهای مدارات

می دانیم افزایش دما منجر به جابجایی نقطه کار می شود .همانطوریکه در شکل4 پیداست نقطه کار Q، روی خط بار مربوط به مدار شکل1 به اندازه L₁∆ (از Q₁ تا Q₂ ) جابجا شده و روی خط بار مربوط به مدار شکلهای 2 و 3 به ترتیب به اندازه L₂∆ و L₃∆ جابجا شده است. پر واضح است که کمترین جابجایی در نقطه کار، مربوط به مدار شکل3 می باشد (L₃˂∆L₂˂∆L₁∆) لذا  مدار موجود در شکل3 پایداری بهتری از مدارات موجود در شکلهای 1و2 دارد و بدترین پایداری مربوط به مدار شکل1 اشت.

پایداری حرارتی ترانزیستور JFET  در عمل

در ترانزیستور JFET نیز مانندBJT، گرما منجر به جابجایی نقطه کار و در نتیجه عدم عملکرد صحیح ترانزیستور می گردد. راههای جبران و پایداری حرارتی در ترانزیستور FET بشرح ذیل می باشند:

• استفاده از ترانزیستور دارای هیت سینک است. در صورت جوابگو نبودن (عدم پایداری حرارتی)، می توان از هیت سینک External استفاده کرد. تکنیک استفاده از هیت سینک در مبحث ترانزیستور BJT بطور کامل شرح داده شد.ارجاع
• استفاده از ترانزیستور با |V_P| بالاتر:

همانطوریکه می بینیم تغییرات دما روی V_P و I_DSS بشدت اثرگذار است، بگونه ای که افزایش دما، کاهش I_DSS و افزایش |V_P| را بهمراه خواهد داشت. لذا بعنوان روش دوم برای دستیابی به پایداری حرارتی در ترانزیستور JFET می توان ترانزیستوری انتخاب کرد که |V_P| بالاتری داشته باشد تا تغییرات حرارتی اثر چندانی روی آن نداشته باشد.

• انتخاب نقطه کار مناسب:

همانطوریکه در شکل1 مشخص است نمودارهای مشخصه انتقالی در دماهای مختلف، در محدوده ای با هم تلاقی دارند بنابراین برای پایداری حرارتی ترانزیستور سعی می کنیم نقطه کار را در محدوده تلاقی این مشخصه ها انتخاب کنیم. محدوده مناسب برای نقطه کار را می توان از روی نمودارهای موجود در انتهای دیتاشیت ترانزیستور، پیدا کرد. بعنوان مثال مشخصه انتقالی ترانزیستور 2N7000 به ازای دماهای مختلف در دیتا شیت آن بصورت  ارایه شده است با انتخاب نقطه کار ترانزیستور مذکور در محدوده A خواهیم دید ترانزیستور در دماهای بالا هم عملکرد مطلوبی دارد.

کاربرد JFET بعنوان کلید

از آنجاییکه کلید فقط دارای دو حالت قطع و وصل است بنابراین در صورتیکه بخواهیم از ترانزیستور FET بعنوان کلید استفاده کنیم لازم است دو ناحیه کاری تریودی و قطع داشته باشد. مدار شکل1 کاربرد ترانزیستور FET را بعنوان کلید نشان داده شده است.

حال اگر رابطه (3) را در رابطه (1) جایگذاری کنیم معادله V_GS=V_P بدست می آید. همانطوریکه قبلا گفته شد در صورتیکه V_GS=V_P باشد ترانزیستور به حالت قطع می رود و هیچ جریانی از آن عبور نمی کند(I_D=0). بنابراین از رابطه (2) نتیجه می شود : V_o=V_DD

اکنون رابطه (4) را در رابطه (1) جایگذاری کنیم معادله V_GS=0 بدست می آید. همانطوریکه قبلا گفته شد در صورتیکه V_GS=0 باشد، I_D=I_DSS خواهد بود یعنی جریان درین بیشترین مقدار خود را دارد. که با جایگذاری در رابطه (2) خواهیم داشت:

ولتاژ V₁ مقدار خیلی کوچکی دارد لذا بصورت تقریبی آنرا برابر صفر در نظر می گیرند در حالیکه مقدارش هرگز دقیقا به صفر نمی رسد.

عملکرد مدار  را بصورت زیر می توان نشان داد که این مفهوم کلی کلید را بیان می کند:

بصورت خلاصه می توان گفت:

• اگر بخواهیم ترانزیستور JFET بصورت کلید عمل کند کافیست یکبار به ورودی تحریک (پایه گیت) آن ولتاژ V_i=V_p اعمال کنیم(می دانیم V_p برای ترانزیستور nJFET عددیست منفی و برای ترانزیستور pJFET عددیست مثبت) و بار دیگر به ورودی تحریک آن ولتاژ V_i=0 اعمال کنیم.

کاربرد JFET بعنوان منبع جریان

در صورتیکه بخواهیم از ترانزیستور FET بعنوان منبع جریان استفاده کنیم لازم است ترانزیستور در ناحیه اشباع بایاس شده باشد. مدارهای موجود در  کاربرد ترانزیستور FET را بعنوا منبع جریان نشان می دهند.

در طراحی منابع جریان نکته ای که باید مورد توجه قرار داد اینست که مقدار V_D (ولتاژ گره D که در شکلها مشخص شده است) باید در محدوده ای باشد که ترانزیستور از ناحیه اشباع خارج نشود.

 

دوره ی نقره ای :  اگر به یادگیری و شروع کار الکترونیک علاقه دارید و یک فرد آماتور و مبتدی هستین این دوره به برای شما مناسب است جهت اطلاعات بیشتر و خرید دوره ی نقره ای کلیک کنید 

دوره ی طلایی : اگر از کار الکترونیک تا حدودی سر در میارید  و میخواهید اطلاعات خود را بالاتر ببرید و به یک تعمیر کار حرفه ای تبدیل شوید این دوره برای شما مناسب است جهت خرید دوره و اطلاعات بیشتر کلیک کنید